中央处理器

计算机的运算和控制核心

中央处理器

中央处理器（英文：Central Processing Unit）简称CPU，由采用超大规模的集成电路组成制造，是计算机的运算核心和控制核心。CPU包括运算器、控制器、高速缓冲存储器、内部数据总线、控制总线及输入/输出接口等模块。[0]中央处理器广义上指一系列可以执行复杂的计算机程序的逻辑机器。这个空泛的定义很容易地将在“CPU”这个名称被普遍使用之前的早期计算机也包括在内。[1]从1960年代早期开始，这个名称及其缩写已开始在电子计算机产业中得到广泛应用。[2]早期的中央处理器通常是为大型及特定应用的计算机而定制。[1]例如1949年诞生电子离散变量自动计算机（EDVAC）上的中央处理器[3]，随后其构成从真空管演变为晶体管[4][5]。随后这种定制CPU的方法很大程度上已经让位于开发便宜、标准化、适用于一个或多个目的的处理器类。这个标准化趋势始于由单个晶体管组成的大型机和微机年代，随着集成电路的出现而加速。集成电路（IC）使得更为复杂的中央处理器可以在很小的空间中设计和制造。[1]1971年至90年代初，CPU主要朝计算性能提升发展，晶体管数量增长至数百万级。[0][6]90年代初至2000年初，CPU发展聚焦于个人应用和多媒体，同时晶体管数量由百万级提升至千万级。[0]中央处理器的标准化和小型化都使这一类电子零件在现代生活中的普及程度越来越高。[7]现代处理器出现在包括从汽车、手机到儿童玩具在内的各种物品中，这种集成设备通常被称为微控制器或系统级芯片（SOC）。[2][7]独立式CPU通常用于台式计算机、服务器和高性能计算系统。[8]系统级芯片（SOC）应用在物联网（IoT）、医疗应用和实时系统等领域。[9]微控制器（MCU）则通常用于智能制造、智能家居、遥控器消费领域。[0][10]2000年代初至2010年，64位处理器问世，CPU产品开始多元化，涵盖服务器、桌面、移动端等，工艺制程亦得到显著提升。2010年以后，多核技术和更高集成化成为CPU发展的特点。[0]

中央处理器（英文：Central Processing Unit）简称CPU，由采用超大规模的集成电路组成制造，是计算机的运算核心和控制核心。CPU包括运算器、控制器、高速缓冲存储器、内部数据总线、控制总线及输入/输出接口等模块。[1]

中央处理器广义上指一系列可以执行复杂的计算机程序的逻辑机器。这个空泛的定义很容易地将在“CPU”这个名称被普遍使用之前的早期计算机也包括在内。[2]从1960年代早期开始，这个名称及其缩写已开始在电子计算机产业中得到广泛应用。[3]早期的中央处理器通常是为大型及特定应用的计算机而定制。[2]例如1949年诞生电子离散变量自动计算机（EDVAC）上的中央处理器[4]，随后其构成从真空管演变为晶体管[5][6]。随后这种定制CPU的方法很大程度上已经让位于开发便宜、标准化、适用于一个或多个目的的处理器类。这个标准化趋势始于由单个晶体管组成的大型机和微机年代，随着集成电路的出现而加速。集成电路（IC）使得更为复杂的中央处理器可以在很小的空间中设计和制造[注1]。[2]1971年至90年代初，CPU主要朝计算性能提升发展，晶体管数量增长至数百万级。[1][7]90年代初至2000年初，CPU发展聚焦于个人应用和多媒体，同时晶体管数量由百万级提升至千万级。[1]中央处理器的标准化和小型化都使这一类电子零件在现代生活中的普及程度越来越高。[8]现代处理器出现在包括从汽车、手机到儿童玩具在内的各种物品中，这种集成设备通常被称为微控制器或系统级芯片（SOC）。[3][8]独立式CPU通常用于台式计算机、服务器和高性能计算系统。[9]系统级芯片（SOC）应用在物联网（IoT）、医疗应用和实时系统等领域。[10]微控制器（MCU）则通常用于智能制造、智能家居、遥控器消费领域。[1][11]2000年代初至2010年，64位处理器问世，CPU产品开始多元化，涵盖服务器、桌面、移动端等，工艺制程亦得到显著提升。2010年以后，多核技术和更高集成化成为CPU发展的特点。[1]

现代CPU由硅芯片（CPU核心）、填充物、陶瓷电路基板、分立元件和针脚等构成。[12]CPU内核由高纯度单晶硅制造，以不同代号区分，代表其制造工艺和性能功能差异。[12]CPU的主要性能指标包括：字长、主频、核心数[1]、前端总线频率、高速缓存、制造工艺[13]、线程数[14]、热设计功率[15]、功耗[16]、超频潜力[17]等。[18]大多数现代CPU都是基于集成电路（IC）微处理器实现的，拥有一个或多个CPU在单个集成电路芯片上。[19]具有多个CPU的微处理器芯片称为多核处理器。[20]各个物理CPU（称为处理器核心）也可以是多线程的。[21]CPU分为CISC（x86架构）和RISC（如ARM、RISC-V、MIPS、POWER）指令集两大类。按应用分为通用微处理器、微控制器和专用处理器，信息化系统中主要使用微处理器。[1]

定义与基本组成

中央处理器（Central Processing Unit，CPU），由采用超大规模的集成电路组成制造，是计算机系统的运算核心和控制核心。[1][22]CPU由运算器、控制器、高速缓冲存储器、内部数据总线、控制总线及状态总线输入/输出接口等模块组成。[1]

CPU的重要性

中央处理器是计算系统中不可或缺的关键组件，是计算机的大脑。[23][24]它是对计算机的所有硬件资源（如存储器、输入输出单元）进行控制调配、执行通用运算的核心硬件单元。[25]它可以同时调节计算机的内部功能、监督功耗、分配计算资源并与各种应用程序、程序和网络连接。[26]除了管理计算机活动之外，CPU还有助于实现和稳定数据存储与内存之间的交互关系。几乎所有计算机系统都至少包含某种类型的基本CPU。[23]

中央处理器的性能直接决定了系统的整体表现。[27][24]中央处理器决定了软件应用程序和操作系统与计算机系统的兼容性。不同的中央处理器可能具有不同的架构、指令集和功能，从而影响在特定计算机平台上有效运行的软件和操作系统。[28]中央处理器在管理和优化不同处理单元间的通信，如CPU与GPU之间的数据交换中起着至关重要的作用，有效的通信管理对系统整体性能有显著影响。[29]CPU的安全特性，包括认证和密封，对于维护系统操作的完整性和保密性至关重要。[30]

早期CPU

早期的计算机，例如1946年完成的大型通用电子数字计算机电子数字积分器和计算机（ENIAC），必须在物理上重新布线才能执行不同的任务，这些机器被称为“固定程序计算机”。[4]"中央处理器"（Central Processing Unit），这一术语最早出现在20世纪50年代。据《牛津英语辞典》记载，"中央处理器"一词的最早文献证据可追溯至1956年的《美国大学教师保险协会杂志》。[31]然而，1955年美国商务部的文件中就已提及此术语。[32]由于“CPU”一词通常被定义为执行软件（计算机程序）的设备，所以真正意义上的CPU是随着存储程序计算机的诞生而出现。[5]

在埃克特（J. Presper Eckert）和莫奇利（John William Mauchly）ENIAC最初的设计中，就已经有了存储程序计算机的想法，但为了让ENIAC早日完工而忽略了这一想法。[33]1945年6月30日，在ENIAC诞生之前，数学家约翰-冯-诺依曼（John von Neumann）发表了一篇题为《EDVAC报告初稿》（First Draft of a Report on the EDVAC）的论文。[34]这是最终于1949年8月完成的存储程序计算机电子离散变量自动计算机（EDVAC）的轮廓。[4]EDVAC上的CPU是由真空管（热电子管）构成的。[5]

早期同步CPU是定制设计，作为大型计算机的一部分使用，且受限于其所采用的开关器件的速度，时钟频率大多较低，时钟信号频率一般为100 kHz到4 MHz。[35][36]

EDVAC，第一台存储程序计算机
EDVAC，第一台存储程序计算机

晶体管CPU

20世纪50年代CPU开始由晶体管来构建。[6]这一改进使得CPU可以和其他组件构建在一个印刷电路板上。[37]1964年，IBM推出了IBM System/360计算机架构，该架构让不同速度和性能的计算机运行相同的程序。[38][39]为了促进这一改进，IBM使用了微程序（microprogram）的概念，该概念在现代CPU中仍然广泛使用。[40]与早期基于电子管或继电器的计算机相比，晶体管技术为计算机带来了多项显著优势。晶体管的使用不仅增强了系统的可靠性和降低了能源消耗，还显著提升了中央处理器（CPU）的运行速度。这主要得益于晶体管比传统电子元件拥有更短的开关时间，使得CPU能够实现数十兆赫的时钟频率。[41][42]随着分立晶体管以及集成电路（IC）在CPU设计中的广泛应用，加之单指令多数据（SIMD）矢量处理器等创新高性能计算架构的引入，计算机的处理能力得到了进一步的飞跃。这些技术进步共同推动了计算机性能的显著提升。[43][3]

小型集成CPU

集成电路（Integrated Circuit, IC）技术使得在单个半导体芯片上集成大量晶体管成为可能。最初，集成电路仅能小型化构成非常基础的非专业数字电路，例如NOR门。[44]这些基于基础集成电路的中央处理器（CPU）通常被称作“小规模集成”（Small-Scale Integration, SSI）设备。SSI集成电路，如阿波罗制导计算机所使用的，一般包含数十个晶体管。尽管构建完整CPU需使用数千个此类芯片，但与早期的分立晶体管设计方案相比，SSI集成电路仍显著减少了空间占用和功耗。[45][46][3]1965年数字设备公司推出的PDP-8计算机上使用了小型集成CPU。[47]1969年阿波罗号飞船的制导计算机使用了小型集成CPU。[46]1970年IBM推出的System/370计算机也使用了小型集成CPU。[48]

大规模集成CPU

李-博伊塞尔（Lee Boysel）撰写了多篇文章，阐述了如何通过使用少量的大规模集成电路（LSI）来构建具备32位大型计算机性能的设备。LSI芯片包含一百个或更多逻辑门，其生产完全依赖于金属-氧化物-半导体（MOS）半导体制造技术，包括PMOS、NMOS或CMOS逻辑工艺。尽管如此，由于双极型晶体管在速度上超过MOS芯片，一些公司，如Datapoint，直到1980年代初期依然利用双极型晶体管-晶体管逻辑（TTL）芯片来制造处理器。[49]在1960年代，由于速度较慢，MOS集成电路主要被视为适用于低功耗需求的解决方案。[50][3]

20世纪60年代末，设计师们开始努力将计算机的中央处理器（CPU）功能集成到单个芯片上。[51]随着1968年费德里科·法金（Federico Faggin）开发出硅栅MOS技术[注2]，该技术在20世纪70年代初期很大程度上取代了双极TTL，成为标准芯片技术。该技术及其随后的工艺优化使得将中央处理器的功能集成到单个芯片上成为可能。[53][51]

随着微电子技术的显著发展，集成电路（IC）上集成的晶体管数量显著增加，这导致构成一个完整中央处理器（CPU）所需的独立集成电路数量相应减少。中规模集成（MSI）和大规模集成（LSI）技术的应用使得单个集成电路能够包含数百乃至数千个晶体管。到了1968年，构建一个完整的CPU仅需24种不同类型的集成电路，每种都大约包含1000个金属-氧化物-半导体场效应晶体管（MOSFET）。[54]与早期的小规模集成（SSI）和MSI技术相比，数字设备公司（DEC）的PDP-11计算机首次采用LSI技术，其CPU仅由四块LSI集成电路组成。[55][3]

微处理器

1971年，Intel公司推出了世界上第一台微处理器4004，这是第一个用于计算机的4位微处理器，也是首个将中央处理器功能集成到单个芯片上的微处理器。[51]20世纪70年代，研究人员开发了各种各样的微处理器，其中绝大多数是8位设备。[56]1978年，Intel公司首次生产出16位的微处理器，并命名为i8086，同时还生产出与之相配合的数学协处理器i8087，这两种芯片使用相互兼容的指令集，但在i8087指令集中增加了一些专门用于对数、指数和三角函数等数学计算指令。由于这些指令集应用于i8086和i8087，所以人们也将这些指令集统一称之为x86指令集。[1]

Intel 4004 微处理器
Intel 4004 微处理器

1979年，Intel公司推出了8088芯片，它属于16位微处理器。1981年，8088芯片首次用于IBM PC机中，开创了全新的微机时代。也正是从8088开始，个人电脑PC（personal computer）的概念开始在全世界范围内发展起来。1982年，Intel推出了划时代的产品80286芯片，也就是俗称的286。这是Intel第一个可以运行所有为其撰写的处理器，在发布后的六年中，全球一共交付了一千五百万台。[1]

1985年，MIPS推出了第一代使用MIPS指令集的处理器:R2000标志着现代RISC处理器的诞生，并引领了接下来一段时间的CPU设计潮流；同年，第一颗ARM处理器诞生。1991年，ARM推出第一款嵌入式RISC处理器，即ARM6。[1]

1985年，中国的中科院计算所、半导体所有关研制大规模集成电路的单位和109厂合并，成立中科院微电子中心。但这一时期，由于政策支持力度有所减弱等原因，产业完全市场化但自主性不足。[57]

1989年，英特尔发布了Intel80486处理器。486处理器的应用意味着用户从此摆脱了命令形式的计算机，进入“选中并点击（point-and-click）”的计算时代。486处理器首次采用内建的数学协处理器，将负载的数学运算功能从中央处理器中分离出来，从而显著加快了计算速度。486是英特尔最后一款以数字为编号的处理器。此后，英特尔开始告别微处理器数字编号时代，进入到了Pentium时代。[58][59]

英特尔 80486DX2微处理器芯片（实际尺寸：12 × 6.75 毫米）及其包装
英特尔 80486DX2微处理器芯片（实际尺寸：12 × 6.75 毫米）及其包装

20世纪90年代，片上系统（SoC）诞生。它不再利用不断增长的晶体管资源来提高微处理器的性能，而是将越来越多的系统功能集成到微处理器所在的同一块微芯片上。[56]1992年，Intel正式宣布第五代处理器被命名Pentium。Intel Pentium处理器能够让电脑更加轻松地整合“真实世界”中的数据（如讲话、声音、笔迹和图片）。x86在微架构设计上开始超越较之昂贵很多Alpha处理器。[1]

Pentium
Pentium

1996年，Intel推出了奔腾MMX。MMX是Intel公司在1996年为增强奔腾CPU在音箱、图形和通信应用方面而采取的新技术，为CPU增加了57条MMX指令，因此处理多媒体的能力上提高了60%左右。后来的SSE，3DNOW！等指令集也是从MMX发展演变过来的。[1]

1997年-2000年，Intel奔腾II、奔腾III、奔腾4相继发布，从奔腾II开始采用了Single Edge Contact匣型封装，奔腾III加入了70个新指令，首次导入0.25微米技术，奔腾4晶体管数量更是达到4200万，提供SSE2指令集。[1]

单核时代，频率是CPU最重要的性能指标。这个标志性1GHz CPU在2000年3月由AMD首先发布，型号是Athlon 1000。自此CPU的频率从MHz跨入了GHz。[60][61]

Athlon 1000
Athlon 1000

2001年，Intel至强（Xeon）处理器发布，Intel至强处理器的应用目标是那些即将出现的高性能和中端双路工作站、以及双路和多路配置的服务器。2002年，DEC被惠普收购，Alpha处理器基本退出市场竞争。[1]

2002年，中国首款通用CPU—龙芯1号流片成功。[57]

2003年，IntelPentium M处理器结合了855芯片组家族与IntelPRO/Wireless2100网络联机技术，成为IntelCentrino移动运算技术的重要组成部分，该处理器支持更耐久的电池使用时间，以及更轻更薄的笔记本电脑造型。[1]

2003年，AMD推出AMD64–64位x86指令集扩展，该指令集由于良好的兼容性机生态，取代了Intel推出的EPIC指令集，成为后续市场主流标准。2004年，Intel公司推出代号为Nocona内核的64位至强处理器，是Intel迄今为止推出的最成功的企业级64位服务器产品。同年，ARM发布了ARMv7架构的Cortex系列处理器，同时推出Cortex-M3。

2005年5月26日英特尔发布了首款主流双核处理器PentiumD，正式揭开处理器的多核心时代。该处理器拥有2.3亿个晶体管，采用90纳米工艺技术制造。[1][62][63]2006年，中国的“核高基”重大专项推出，“高”即为高端通用CPU。[57]

Pentium D 
Pentium D 

2006年，Intel推出酷睿2是新一代基于Core微架构的产品体系统称。酷睿2，是一个跨平台的构架体系，包括服务器版、桌面版、移动版三大领域。其中，服务器版的开发代号为Woodcrest，桌面版的开发代号为Conroe，移动版的开发代号为Merom。2007年，第一代IPhone发布，其采用的ARM1176JZ（F）-S处理器，其后，AArch（32/64）生态统治了智能手机领域。[1]

2010年之后CPU核心数量、频率得以大幅发展，主频突破3GHz，实现多核/多线程技术，AMD第1代APU（CPU集成GPU单元）开始出现。[1]2011年，ARM发布了64位的ARMv8架构，并于同年推出big.LITTLE处理技术，优化了ARM系统级芯片（SoCs）的能效。ARM开始64位处理器进程。2015年，ARM Cortex-A72正式发布，定位高端市场。[1]2014年，中国发布《国家集成电路产业发展推动纲要》，国家集成电路产业投资基金（简称国家大基金）第1期成立，主要投资集成电路制造企业。[57]

2017年，Intel第七代酷睿处理器i7、i5、i3发布，采用了14nm的制作工艺。同年6月，AMD发布基于Zen架构的第一代EPYC（枭龙），重返数据中心CPU处理器市场。[1]2018年8月AMD宣布新品将转由TSMC7nm工艺制造。[1]2019年，中国国家集成电路产业投资基金第2期成立，主要投资应用端。[57]

2020年5月23日，AMD正式发布新锐龙处理器Ryzen 7000系列，采用台积电5纳米工艺Zen 4架构打造。[64]2020年12月24日，龙芯中科技术有限公司在北京发布新一代通用处理器3A4000/3B4000。该处理器采用28纳米工艺，通过设计优化提升性能，是基于中国自主研制的新一代处理器核，主频达到1.8G赫兹—2.0G赫兹，定点和浮点单核测试分值均超过20分，是上代产品的两倍以上。[65]

2022年5月10日，Intel正式推出第12代英特尔酷睿HX处理器家族。该处理器采用了Goldden Cove+Gracemont的混合架构，代号Alder Lake，将高性能核心和高效能核心集成在同一个芯片上；制程工艺也从14纳米缩小到10纳米。[66]

2023年11月28日，龙芯中科技术有限公司发布了通用处理器龙芯3A6000。龙芯3A6000处理器采用龙芯自主指令系统龙架构（LoongArch），是龙芯第四代微架构的首款产品，主频达到2.5GHz，集成4个最新研发的高性能LA664处理器核，支持同时多线程技术，全芯片共8个逻辑核。综合相关测试结果，龙芯3A6000处理器总体性能与Intel公司2020年上市的第10代酷睿四核处理器相当。[67]2024年1月随着锐龙AI技术的推出，AMD首次将专用AI神经处理单元（NPU）的功能加入台式PC处理器。[68]

龙芯3A6000处理器
龙芯3A6000处理器

主要运作原理

CPU的主要运作原理是执行储存在内存中里的一系列指令。[69]大多数CPU的基本操作，不论其采用何种物理形式，都是执行一系列称为程序的存储指令。待执行的指令存放在某种类型的计算机存储器中。几乎所有CPU在其操作中遵循取指令、译码和执行的步骤，这些步骤一起称为指令周期。[3]

执行一条指令后，整个过程将重复，下一个指令周期通常会因为程序计数器的值增加而获取顺序上的下一条指令。如果执行了跳转指令，则程序计数器将被修改为包含跳转到的指令的地址，程序执行将继续正常进行。在更复杂的CPU中，可以同时获取、解码和执行多条指令。以上这一流程即通常所说的“经典RISC流水线”，在许多电子设备中使用的简单CPU中非常常见（通常称为微控制器）。然而，它在很大程度上忽略了CPU缓存及其在流水线访问阶段中的关键作用。[3]

有些指令的主要作用是操作程序计数器，而非直接产生数据结果；这些指令通常被称为“跳转”指令，它们对于实现程序的循环结构、条件执行（通过条件跳转实现）以及函数的存在至关重要。在一些处理器中，还存在其他类型的指令，它们能够改变“标志”寄存器中位的状态。这些标志位能够指示操作的结果，并对程序的行为产生影响。例如，在这类处理器中，“比较”指令会评估两个值，并通过设置或清除标志寄存器中的位来标示哪个值较大或两个值是否相等。这些标志位随后可以被后续的跳转指令所利用，以确定程序的执行流向。[3]

CPU工作架构有冯·诺伊曼结构（von Neumannarchitecture）以及哈佛结构（Harvardarchitecture）。冯·诺伊曼CPU的运作原理可分为五个阶段：提取、解码、执行、访存和写回。[69]

提取：取指涉及从程序存储器中检索指令（该指令由数字或数字序列表示）。指令在程序存储器中的位置（地址）由程序计数器（在Intel x86微处理器中称为“指令指针”）确定，程序计数器存储一个标识下一条要获取指令地址的数字。获取指令后，程序计数器将增加指令长度，以便包含下一条指令在序列中的地址。通常情况下，需要获取的指令必须从相对较慢的存储器中检索，导致CPU在等待指令返回时停滞。现代处理器通过缓存和流水线架构在很大程度上解决了这个问题。[69][3]解码：CPU对从存储器取出的指令进行分析。CPU指令集架构（ISA）定义了指令的解释方式。通常，指令中的一组比特（即“字段”），称为操作码，指示要执行的操作，而其余字段通常提供操作所需的补充信息，如操作数。这些操作数可以被指定为一个常量值，或者作为一个可能是处理器寄存器或内存地址的值的位置，根据一些寻址方式决定。[69][3]执行：执行步骤是在提取和解码步骤之后执行的。从解码阶段中获取“操作命令”以及“操作数地址”后，形成控制信号。根据CPU架构的不同，这可能包括单个操作或一系列操作。在每个操作期间，控制信号使CPU的各个部分能够执行所需的全部或部分操作。然后，该操作通常会在响应时钟脉冲时完成。通常，结果会被写入内部CPU寄存器，以便后续指令可以快速访问。在其他情况下，结果可能会被写入速度较慢、但更便宜且容量更大的主存储器中。[69][3]访存：CPU会访问内存（或者高速缓存），读或者写数据。[69]写回：在指令执行完毕、结果数据写回之后，若无意外事件（如结果溢出等）发生，计算机就接着从程序计数器PC中取得下一条指令地址，开始新一轮的循环，下一个指令周期将顺序取出下一条指令。许多新型CPU可以同时取出、译码和执行多条指令，体现并行处理的特性。这一步是CPU执行的最后一个阶段。[69][3]

中央处理器（CPU） 基本架构图
中央处理器（CPU） 基本架构图

工作原理

CPU的电路中硬连入了一组基本操作，称为指令集。这些操作可能包括，例如，两个数字的相加或相减，比较两个数字，或跳转到程序的不同部分。每个指令由一组位的独特组合表示，称为机器语言操作码。在处理指令时，CPU将操作码（通过二进制译码器）解码为控制信号，这些信号编排CPU的行为。完整的机器语言指令由操作码和在许多情况下指定操作的参数的额外位组成（例如，在相加操作中指定要相加的数字）。随着复杂度的提高，机器语言程序是CPU执行的一系列机器语言指令的集合。每条指令的实际数学操作是由CPU处理器内的组合逻辑电路执行的，该电路被称为算术逻辑单元（ALU）。通常，CPU通过从内存中获取指令，使用其ALU执行操作，然后将结果存储到内存中来执行指令。除了整数数学和逻辑操作的指令之外，还存在各种其他机器指令，例如从内存中加载数据和存储数据，分支操作，以及由CPU的浮点数单元（FPU）执行的浮点数的数学运算。[3][70]

运算器

运算器是计算机的数据处理核心，负责执行算术和逻辑运算，同时也是数据交换的中心。冯·诺依曼在1945年的《电子计算机逻辑结构初探》报告中提出了现代计算机的五大基本组成部分，包括运算器，并强调了运算器在计算机系统中的中心地位。运算器的结构虽然有区别，但必须包含如下几个基本部分，即加法器、通用寄存器、输入数据选择电路和输出数据控制电路等。[71]

加法器

加法器的主要作用是实现两个数的相加运算，对逻辑运算也给予一定的支持，并且常作为传送数据的通路使用。[71]

通用寄存器

通用寄存器组中有若千个寄存器是用来暂时存放参加运算的数据和运算结果（或中间结果）的。这是因为要将从主存储器中取出的参加运算的数据，立即送到加法器中进行处理还存在一些问题，例如在对两个数据进行操作的情况下是不可能从存储器中同时取出两个数据并直接送入加法器中处理的，而通常是利用寄存器来暂时存放将要参加运算处理的数据。在前几节介绍的运算方法中，参加运算的数可看做是由运算器的通用寄存器直接提供的。另外有些寄存器可作变址寄存器、状态寄存器、堆栈指示器使用。不同的机器对这组寄存器使用的情况和设置的个数也不相同。[71]

输入数据选择电路

输入数据选择电路是对送入加法器的数据进行选择和控制的电路。其作用为：一是用来选择将哪一个或哪两个数据（数据来源于寄存器或总线等部件）送入加法器；二是用来控制数据以何种编码形式（原、反、补码）送入加法器。常称这部分电路为多路开关或多路转换器。这部分电路通常有实现某些逻辑运算的电路，它们也是由与、或、非门组成的。[71]

输出数据控制电路

输出数据控制电路是一种对加法器输出数据进行控制的电路。这部分电路一般具有移位功能，并具有将加法器输出的数据送到运算器通用寄存器的通路和送往总线的控制电路。[71]

运算器基本结构图
运算器基本结构图

控制器

控制器是计算机系统的控制中心和指挥中心，负责执行程序中的指令序列，确保计算机各部件按照预定的顺序和时序运行。控制器的基本功能包括：控制指令执行顺序、生成操作控制命令、处理异常情况以及提供时序控制信号。[72]控制器是指按照预定顺序改变主电路或控制电路的接线和改变电路中电阻值来控制电动机的启动、调速、制动与反向的主令装置。[73]控制器由指令部件、地址部件、时序部件、中断控制部件和操作控制部件等组成，其作为“决策机构”，主要任务就是发布命令，发挥着整个计算机系统操作的协调与指挥作用。[74][75]控制的分类主要包括两种，分别为组合逻辑控制器、微程序控制器，两个部分都有各自的优点与不足。[74]其中组合逻辑控制器结构相对较复杂，但优点是速度较快；[76]微程序控制器设计的结构简单，但在修改一条机器指令功能中，需对微程序的全部重编。[77][72]

此外，控制器还包括中断逻辑，用于处理运算错误、硬件错误以及输入输出中断请求，确保在紧急事件发生时能够暂停当前程序，处理完毕后再返回原程序继续执行。控制器的分类方式多样，包括同步控制与异步控制、组合逻辑控制器与微程序控制器，以及集中控制与分布控制。随着并行处理技术、流水线技术和超级计算机的发展，控制器的结构变得更加复杂，以适应更高的运算速度和性能要求。[72]

高速缓冲存储器

高速缓冲存储器（Cache）是位于中央处理器和主存储器之间的一种高速小容量存储器，它对程序员透明，用于缩短数据存取周期。高速缓存通常采用静态存储器（SRAM）作为存储介质，因其速度快但成本高，而主存储器则使用成本较低、集成度更高的动态存储器（DRAM）。[78]

高速缓存的设置基于程序访问的局部性原则，即时间局部性和空间局部性，这使得它能够提高存储系统的效率。高速缓存的组织以块为单位，命中时访问时间较短，而缺失时需要从主存储器中加载数据，增加了访问时间。命中率是衡量高速缓存性能的关键指标，它与应用程序的局部性以及高速缓存的组织结构有关。[78]

高速缓存的映射策略包括直接映射、全相联映射和组相联映射，每种策略有其特点和适用场景。块替换策略，如最近最少使用（LRU）策略，用于决定在高速缓存满时哪个块被替换。写策略则涉及数据如何写入高速缓存，包括直写和后写两种方式。为了进一步减少高速缓存缺失的影响，可以采用多级高速缓存结构，每一级高速缓存速度不同，容量也不同，以实现容量和速度的平衡。此外，虚地址高速缓存允许使用逻辑地址（或虚地址）直接访问，减少了地址转换的时间。高速缓存的思想也被应用于计算机系统的其他方面，如转换检测缓冲器（快表）、文件高速缓存、磁盘高速缓存和网页高速缓存，这些都是为了减少访问延迟，提高系统性能。[78]

内部数据总线IDB（Internal Data Bus）

内部数据总线将CPU内部的各个组成部分连接起来，为它们的数据传输提供通路；并通过数据总线缓冲器DBB（Data Bus Buffer）缓冲后输出到CPU芯片外部，成为数据总线信号DB，用于读写存储器、I/O口等的数据。[79]CPU的位数取决于其数据总线宽度。内部数据总线宽度决定了CPU在内部以多少位为基本单位进行数据的处理，称为“字长”。[80]字长越长，所表示处理的数据精度就越高。在完成同样精度的运算时，字长较长的中央处理器比字长较短的中央处理器运算速度快。大多数中央处理器内部的数据总线与中央处理器的外部数据引脚宽度是相同的。[81]

控制总线

总线，实际上是一组专门用于信息传输的公共信号线，各相关部件都被连接在这组公共线路上，采用分时操作进行控制，实现独立的信息传送。传输控制信息的即为控制总线。控制总线是中央处理器向各部件发出的控制信息、时序信息以及外部设备发送到微处理器的请求信息的总称，这些信息起控制作用。它包括中央处理器向存储器发送的读选通信号、写选通信号，以及外部设备向中央处理器发送的中断请求信号等。控制总线中每一根线的方向都是一定的且是单向的，但作为整体来看则是双向的。[82]

输入/输出接口

输入/输出接口（I/O Interface）是计算机系统中连接中央处理器（CPU）与外部设备的关键组件，它充当信息交换的中转站。由于CPU与外部设备在操作特性和速度上存在差异，直接连接会导致不兼容问题，因此接口电路是必需的。接口的基本功能包括数据缓冲、寻址、联络、数据转换、输入输出控制、中断管理以及时序控制。数据缓冲功能解决速度匹配问题，寻址功能通过地址译码器选择正确的设备，联络功能提供外设状态信息，数据转换功能处理串行与并行数据格式的转换，输入输出功能控制数据流向，中断管理功能协调中断请求，而时序控制功能则同步操作。[83]

接口电路通常包含多个端口，包括数据端口、状态端口和控制端口，这些端口通过地址总线、数据总线和控制总线与CPU相连。端口可以是只读或只写，有时多个端口可以共享一个端口地址，通过不同的方法如特征位法、特定顺序法或索引法来区分。与存储器不同，外部设备种类繁多，功能复杂，信号类型和电平多样，信息结构格式复杂，因此需要接口电路进行适配和协调。接口电路的设计必须考虑设备的多样性和复杂性，提供必要的功能以确保高效可靠的信息交换。[83]

CPU的物理结构

CPU由硅芯片（CPU核心）、填充物、电路基板、分立元件和针脚等构成。硅芯片、填充物、电路基板等通过封装以构成CPU。CPU的接口则承担了CPU与主板的连接功能。[12]

CPU核心，由极纯的单晶硅构成。在内核硅片上以一定的生产工艺蚀刻了数以亿万计的晶体管，CPU内核大小为200~300mn2（指甲般大小）。CPU的内部结构由控制单元、逻辑运算单元、存储单元（包括内部总线和缓存器）三大部分组成。控制单元负责完成数据处理过程中的调配工作，逻辑单元负责完成指令的运算执行工作，存储单元负责原始数据和运算结果的存储工作。所以，CPU内核中蚀刻的集成电路包括指令高速缓存（指令寄存器）、译码单元（译码器）、控制单元、寄存器、逻辑运算单元（ALU）、预取单元、总线单元（内部总线）、数据高速缓存等，它们分别承担了控制、计算、数据处理等任务。[12]

CPU的电路基板，也称为封装基板。它充当CPU核心与系统其余部分之间的接口，提供数据传输和电源分配所需的电气连接。基板是一种分层结构，通常由玻璃纤维增强环氧树脂（FR-4）或其他先进材料制成，以确保可靠的性能。在半导体封装和基板技术领域，研究工作集中在提升CPU封装基板的性能、可靠性和微型化。研究者探索了如倒装芯片技术、硅通孔（TSVs）、中介层等先进封装技术，以改善CPU封装基板的电气和热特性。此外，还研究了用于基板制造的新型材料，例如液晶聚合物（LCP）和高密度互连（HDI）基板，以满足现代CPU对高速数据处理和能效的日益增长的需求。研究工作还致力于优化CPU封装基板的设计和制造工艺，以实现更高水平的集成度、信号完整性和热管理，以适应先进的微处理器的需求。[84][85][86]

intel Core i7-8700k 正面和背面的形状
intel Core i7-8700k 正面和背面的形状

分类

CPU是一个庞大的家族，可以按照指令集、应用领域、集成水平[87]、封装类型[88]等进行分类。[1]

中央处理器（CPU） 产品分类
中央处理器（CPU） 产品分类

基于指令集

指令集是CPU所执行的指令的二进制编码方法，是软件和硬件的接口规范。日常交流中有时也把指令集称为架构。CPU按照指令集可分为CISC（复杂指令集）和RISC（精简指令集）两大类，CISC型CPU目前主要是x86架构，RISC型CPU主要包括ARM、RISC-V、MIPS、POWER架构等。[1][89]

架构简介
x86架构基于CISC（复杂指令集）的x86架构是一种为了便于编程和提高存储器访问效率的芯片设计体系，包括两大主要特点：一是使用微代码，指令集可以直接在微代码存储器里执行，新设计的处理器，只需增加较少的晶体管电路就可以执行同样的指令集，也可以很快地编写新的指令集程式；二是拥有庞大的指令集，x86拥有包括双运算元格式、寄存器到寄存器、寄存器到存储器以及存储器到寄存器的多种指令类型[1][90][91]
ARM架构ARM架构过去称作进阶精简指令集机器，是一个32位精简指令集处理器架构，其广泛地使用在许多嵌入式系统设计，近年来也因其低功耗多核等特点广泛应用在数据中心服务器市场。早期ARM指令集架构的主要特点：一是体积小、低功耗、低成本、高性能；二是大量使用寄存器，且大多数数据操作都在寄存器中完成，指令执行速度更快；三是寻址方式灵活简单，执行效率高；四是指令长度固定，可通过多流水线方式提高处理效率[1][91]
RISC-V架构RISC-V是加州大学伯克利分校设计并发布的一种开源指令集架构，其目标是成为指令集架构领域的Linux，主要应用于物联网（IoT）领域，但可扩展至高性能计算领域。RISC-V采用BSDLicense发布，由于允许衍生设计和开发闭源，吸引了一大批公司的关注，目前已有不少公司开发基于RISC-V的IP核，如Si-Five、台湾晶心、阿里平头哥等已可提供基于RISC-V的处理器IP核，部分企业如兆易创新、北京君正等已开发出基于RISC-V的MCU芯片等。但整体上，由于RISC-V产业生态还比较薄弱，未来的发展仍有较长一段路要走[1][92][93]
MIPS架构MIPS是高效精简指令集计算机体系结构中的一种，MIPS的优势主要有三点：一是发展历史早，MIPS在1990年代已经广泛使用在服务器、工作站设备上。二是在学术界影响广泛，计算机体系结构教材都是以MIPS为实际例子。三是MIPS在架构授权方面更为开放，授权门槛远低于x86、ARM，在2019年曾经有开放授权的实际动作，并且MIPS允许授权商自行更改设计、扩展指令，允许二次授权[1][94][95]
POWER架构POWER架构是由IBM设计的一种RISC处理器架构。[96]POWER在大型机领域独具优势。POWER追求最高性能，不仅具备乱序执行、智能线程等技术，还实现了SMP（对称多处理技术）的硬件一致性处理。[97]POWER架构CPU价格高昂，主要应用于高端服务器领域[1]

基于应用领域

微处理器根据应用领域，大致可以分为三类：通用微处理器（MPU，Micro Processor Unit）、微控制器（MCU，Micro ControllerUnit）和专用处理器，中央处理器（CPU，CentralProcessing Unit）属于通用微处理器。[1]

应用领域简介
通用微处理器CPU通常按照面向的市场分为用于服务器、桌面（台式机/笔记本）、超级计算机等。另外，近年的网络安全、嵌入式应用也对CPU性能提出较高要求，很多网络安全、嵌入式系统使用和桌面、服务器相同级别的CPU[1][98]
微控制器MCU微控制单元，是用于控制类应用的低性能、低功耗CPU。CPU的主频一般低于100MHz，通常功率与规格做适当缩减，并将内存、常用外设接口计数器等周边接口都整合在单一芯片上，形成芯片级的计算机，为不同的应用场合做不同组合控制。诸如在智能制造、工业控制、智能家居、遥控器消费领域等，都大量使用MCU[1][11]
专用处理器专用处理器实现面向某一领域的特定功能。例如DSP芯片也称数字信号处理器，是一种专用于进行数字信号处理运算的微处理器。DSP一般专用于某种专用的计算，一般不会像CPU一样运行通用的操作系统。DSP广泛应用于数字控制、运动控制等[1][99][100]

基于集成水平

集成水平简介
独立式CPU独立式CPU是独立的处理器。独立式CPU通常用于台式计算机、服务器和高性能计算系统。独立式CPU与主处理器如图形处理单元（GPU）或现场可编程门阵列（FPGA）分离，专门设计用于高效处理特定任务。[9]独立式CPU通常与GPU等其他处理单元联合使用，以实现协作执行策略。[101]独立式CPU能够提高能效和资源利用率[102]
系统级芯片（SoC）CPUSoC CPU将CPU核心与GPU（图形处理单元）、内存和I/O接口等其他组件集成在单个芯片上。SoC CPU旨在单个芯片内高效处理各种任务。[103]SoC CPU在嵌入式系统中扮演了重要角色。这些系统利用SoC CPU的能力来管理动态可变性，并在各种约束条件下优化性能，使其适用于包括移动多核处理器在内的广泛应用。[104]SoC CPU已成为现代计算系统的基石，应用在物联网（IoT）、医疗应用和实时系统等多个领域[10]
多芯片模块（MCM）CPUMCM CPU将不同的芯片和分立元件并排集成在一个公共基板（陶瓷、硅或有机）上，形成用于高端网络服务器和计算机应用的系统或子系统。[105]MCM技术的核心优势在于其能够通过多个芯片的协同工作显著增强计算能力。[106][107]通过集成多个芯片，MCM CPU不仅能够有效地扩展性能，同时还能考虑到能源消耗和成本效益[108]

基于封装类型

封装类型简介
针栅阵列封装（PGA）PGA封装类型通过芯片底部的一系列排列引脚与主板插座直接连接，具有正方形或矩形的封装形状和规则的针脚阵列布局。[109]其引脚间距通常为2.54毫米，网格布局实现了高密度互连，促进了高效信号传输和稳定电源供应，适用于高性能应用。[109][110][111]PGA封装提供灵活可靠的互连方式，保障了电子设备的正常运行，是电子行业中的流行选择[112]
栅格阵列封装（LGA）LGA封装类型采用平坦的接触点阵列，位于芯片底部，与主板上的接触点相连接，以其低矮外形和小型化特点，适合空间受限的应用。[113][114]LGA封装提供无焊接连接技术，适用于高I/O计数，是高性能计算应用中的首选，具有紧凑尺寸和高可靠性[115]
BGA（Ball Grid Array）BGA封装类型使用芯片底部的球形焊点与主板焊盘焊接连接，是一种高密度互连技术。与传统引线键合相比，BGA在热性能和电导率上表现更优，同时提高可靠性、减少信号失真，并增强电气性能。[116][117][118]BGA的较小尺寸有利于实现紧凑设计，支持封装堆叠[119]

多核心技术

CPU的多核心技术是指在单个CPU芯片上集成多个处理核心的能力。与依赖单个核心处理所有任务的传统CPU不同，多核CPU拥有两个或更多核心，能够同时执行指令，从而提高整体的处理能力和效率。多核CPU的一个主要优势在于其并行处理能力。操作系统和各种应用程序能够将任务分配到不同的处理核心上，从而优化资源的使用，提高系统的响应速度和性能。这种多任务处理和高要求应用程序的性能提升，是通过在多个核心之间平衡工作负载来实现的。[120][121][122]

此外，多核技术还提供了计算系统的可扩展性，这比单纯增加CPU的时钟频率更为有效。在执行并行任务时，多核CPU通常比单核CPU具有更高的能效比，这一点对于功耗敏感的移动设备和数据中心尤为重要。为了充分利用多核CPU的性能，软件开发者需要设计能够适应多核心架构的应用程序。并行编程技术和框架的开发对于实现这一点至关重要，它们能够确保应用程序能够高效地在多个核心上运行，从而最大化多核CPU的性能增益。[120][121][122]自2006年以来，由于基于原有技术的CPU频率难以进一步提升，性能没有质的飞跃，主要的CPU生产厂商Intel和AMD相继推出了自己的多核心处理器。与单纯提升CPU频率相比，采用多核心技术的CPU在性能、功耗方面具有更多优势。[18]

异构集成技术

CPU的异构集成技术通过将不同类型的处理单元，如中央处理器（CPU）和图形处理单元（GPU），以及其他专用加速器和协处理器（例如AI加速器）等，通过先进的封装技术集成在一起，来优化性能和效率。这种集成策略利用了每种硬件的专长，针对特定任务提供定制化解决方案，从而提高了整个系统的处理能力。[123]异构集成技术的一个关键优势在于能够建立CPU和GPU之间的共享地址空间，从而实现两者之间的无缝通信和数据共享。这种共享内存架构增强了系统的一致性，促进了CPU和GPU之间高效的数据传输和处理。[124][125]

随着异构计算技术的发展，出现了如OpenCL这样的开放标准，它们支持跨各种处理单元的编程，从单核处理器到多核处理器，再到异构平台。这种编程模型的灵活性，使得系统内不同处理单元的多样化能力得到了更好的利用。[126]在异构集成芯片堆栈的热设计和约束方面，诸如空气间隙和热桥等技术在管理集成组件产生的热量方面发挥着至关重要的作用。有效的热管理对于确保异构集成系统的可靠性和性能至关重要。[127]此外，异构集成技术通过先进的封装技术，将不同工艺节点制造的芯片组合成一个芯片，有助于降低设计成本并提高产量。它还允许灵活的系统集成，优化性能和功耗。为了充分利用异构集成技术，需要对相关的技术，如互连和封装技术进行更多研究，以简化系统整合的复杂性，同时提高性能、降低功耗并增加面积效率。[124][125]

调度技术

CPU调度技术是操作系统中管理多个进程对CPU资源分配的核心机制，用于决定所有准备执行的进程的短期调度。调度技术旨在通过各种算法和策略来优化CPU的利用率并提升系统性能。不同的CPU调度方法包括先来先服务（FCFS）、最短作业优先（SJF）、优先级调度、轮转调度（RR）、多级队列调度（MQS）和多级反馈队列（MFQ）。这些调度技术旨在最大化CPU利用率，最小化周转时间，并优化资源分配。CPU调度算法包括非抢占和抢占两种基本类型，其中抢占类型可以中断当前运行的进程。不同的调度标准包括最大化吞吐量、最小化周转时间和响应时间等。轮转调度技术可以通过使用不同的时间片段来最大程度地提高吞吐量，减少平均周转时间和等待时间。[128]

硅中间层技术

硅中间层（Silicon Interposer），也称为硅互连层或硅中介层，是一种大型基板，其上布置有穿透硅通孔（Through Silicon Vias TSVs），这些通孔允许在紧凑且高效的方式下集成多个核心和存储元件。[129][130]它允许不同芯片组之间通过高密度的互连进行通信。这种技术的一个主要优势在于它能够促进存储器和处理器的集成，从而提高系统性能。通过利用硅中间层技术，可以实施复杂的多核系统，这些系统具有改善的内存带宽和降低的延迟。[131][132]此外，硅中间层技术还提供了一个平台，用于实施创新解决方案，例如主动硅中间层。主动硅中间层装备有二极管、晶体管等组件，可以通过实现更复杂的集成方案来提高系统效率并降低成本。[133][134][135]

随着技术的进步，单个芯片的制造变得越来越复杂和成本高昂。使用硅中间层和芯片组的方法可以克服这些问题。硅中间层可以使用更小、更高效的芯片组来构建大型处理器，每个芯片组可以针对特定任务进行优化。不同的芯片组可以独立设计和制造，然后通过硅中间层集成到一起。较小的芯片组通常具有更高的制造良率，这有助于降低整体成本。这种设计方法使得可以构建出具有更高性能和更小尺寸的处理器。硅中间层可以更有效地分配电源给各个芯片组，并提供更好的热管理解决方案。硅中间层还可以利用高密度互连技术，如Infinity Fabric，来实现芯片组之间的高速通信。[133][129]

封装技术

CPU封装技术指用于封装和保护计算机中央处理器（CPU）的方法和材料。封装技术在保护CPU的硅芯片并为整个系统提供连接方面发挥着重要作用。[136]封装技术涵盖了多种保护电子元件的方法，例如保形涂层、灌封和底部填充。这些技术旨在为组件提供环境保护、机械支撑和热管理，从而提高其可靠性和使用寿命。不同封装材料和工艺对电子组件性能和可靠性会产生不同的影响。封装技术可以实现CPU核心的分割，从而提高整体性能，同时保留I/O接口和内存接口的优势。不同的封装技术可以满足现代电子设备不断变化的要求，例如3D集成、光电互连和细间距封装。[137]

流水线技术

流水线技术是中央处理器提高指令执行效率的关键方法。该技术通过将指令的执行过程分解为多个连续的阶段（例如取指令、译码、执行、访存和写回等），使得每个时钟周期内的工作量减少，从而提升主频。同时，它允许多条指令的各个阶段并行执行，如一条指令执行时，另一条可同时译码。尽管单条指令的执行时间保持不变，但流水线技术显著增加了处理器在单位时间内执行的指令总数。[138]流水线技术因其成本效益高和对提升计算速度的显著效果，已成为计算机中广泛使用的并行处理技术。在流水线的每个功能段后，通常配备缓冲寄存器，用以存储当前段的执行结果，供下一阶段使用。[139]评估流水线性能的主要参数包括吞吐率、加速比和效率：[139]

吞吐率：指流水线在单位时间内完成的任务数量或输出结果的数量，是衡量流水线速度的关键指标。加速比：完成相同任务时，未使用流水线与使用流水线所需时间的比值，反映了流水线提高处理速度的能力。效率：指流水线设备的利用率，是评估流水线性能的另一个重要指标。最佳段数：增加流水线段数可以提升吞吐率和加速比，但由于每增加一段就需要增设一个缓冲寄存器，这会增加总的延迟时间，降低指令执行速度，并提高成本。因此，确定流水线的最佳段数需要综合考虑性能、成本和复杂性等因素。在实际应用中，处理机的流水线段数一般介于3到12段之间，很少超过15段。

超线程技术

超线程（Hyper-Threading, HT）是英特尔的术语，在计算机行业中也称为同步多线程或SMT。它允许单个物理CPU核心模拟两个逻辑核心，有效地将可用线程数量翻倍。这项技术通过允许多个线程同时在单个核心上运行，提高了CPU资源的利用率。[140]当在CPU上启用超线程时，每个物理核心都会在操作系统中表现为两个虚拟核心。这意味着任务可以被划分为多个线程，CPU可以更有效地在这些线程之间切换，从而提高性能和响应能力。超线程通过复制CPU架构中某些共享于两个虚拟核心的部分来实现。这包括寄存器、执行单元和缓存等资源。通过共享这些资源，CPU可以并行处理更多线程，更好地利用其处理能力。超线程对于涉及多任务处理、并行处理以及可利用多线程的应用程序特别有益。它允许更好的CPU利用率，并可在并行执行受益的任务中带来性能提升。需要注意的是，并非所有CPU都支持超线程，其效果也会因具体的工作负载和应用程序而有所不同。此外，虽然超线程可以在某些情况下提高性能，但并不总能带来显著的提升，也可能会引入一些开销。[141][142][143]

虚拟化技术

CPU虚拟化技术允许单个物理CPU充当多个虚拟CPU，使多个操作系统和应用程序能够同时在单个物理机上运行。这项技术对于创建虚拟环境（如虚拟机）至关重要，在这些环境中，每个虚拟实例都像拥有自己的专用CPU一样运行。[144]CPU虚拟化有两种主要方法:[145]

完全虚拟化:在完全虚拟化中，虚拟化层（管理程序）创建了底层物理硬件（包括CPU）的完整虚拟表示。每个虚拟机都运行自己的客户操作系统，并不知道它与其他虚拟机共享物理CPU。管理程序负责管理将物理CPU资源分配给虚拟机。半虚拟化:半虚拟化涉及修改客户操作系统，使其意识到虚拟化层的存在。这允许客户操作系统直接与管理程序进行通信，以实现优化的性能。虽然完全虚拟化提供了更好的虚拟机隔离，但半虚拟化可以通过减少虚拟化开销来提供更好的性能。

CPU虚拟化技术对于服务器整合、资源优化和创建用于测试、开发和部署的隔离环境至关重要。它使组织能够通过在单个物理服务器上运行多个工作负载来最大化硬件资源的利用率。虚拟化技术已经发展到支持实时迁移等高级功能，在这种情况下，虚拟机可以在不停机的情况下在物理主机之间移动，以及硬件辅助虚拟化，它将虚拟化任务卸载到CPU以提高性能。总的来说，CPU虚拟化技术在现代计算环境中发挥着至关重要的作用，它实现了资源利用的效率、可扩展性和灵活性，有助于管理和部署跨物理硬件的虚拟化工作负载。[146][144]

字长

字长是指计算机运算部件一次能同时处理的二进制数据的位数。字长越长，作为存储数据，计算机的运算精度就越高；作为存储指令，计算机的处理能力就越强。通常，字长总是8的整倍数，如8位、16位、32位、64位等，如Intel486计算机和Pentium4计算机均属32位机。现如今，64位的字长技术已经成为目前主流的一种CPU计算技术，它具有使计算机的计算能力倍增，支持可以满足任何应用的内存寻址能力。[18][13]

主频

CPU的时钟频率是指CPU运行时的工作频率，又称为主频，单位为Hz（赫兹）。通常主频越高，CPU的运算速度越快，CPU主频的高低主要取决于它的外频和倍频，它们的关系为：主频=外频×倍频。任意改变CPU的外频或倍频都会改变CPU的主频。[18][13]

外频是指CPU的基准频率，代表CPU和计算机其他部件之间同步运行的速度，单位为Hz（赫兹）。外频越高，CPU的处理能力就越强。[18][13]

倍频又叫倍频系数，是指CPU主频与外频之间的比值。从理论上讲，在外频不变的情况下，倍频越大，CPU的实际频率就越高，运算速度也就越快。目前的CPU大都锁定了倍频，人们常说的“超频”主要就是通过修改外频来提高CPU的主频。[18][13]

前端总线频率

前端总线是CPU与主板北桥芯片或内存控制器之间的数据通道，也是CPU与外界进行交换数据的主要通道，它们之间的传输速度被称为前端总线频率，前端总线频率越大，CPU与北桥芯片之间的数据传输能力越强。[18]

高速缓存

CPU的高速缓存（Cache）是内置在CPU中的一种临时存储器，读写速度比内存快，它为CPU和内存提供了一个高速数据缓冲区。[18][13]

CPU读取数据的顺序：先从缓存中寻找，找到后直接进行读取；如果未能找到，才从内存中进行读取。[18][13]

CPU的高速缓存一般包括一级缓存、二级缓存和三级缓存3种。一级缓存（L1Cache）主要用于暂存操作指令和数据，它对CPU的性能影响较大，其容量越大，CPU的性能也就越高。二级缓存（L2Cache）主要用于存放那些CPU处理器一级缓存无法存储的临时数据，包括操作指令、程序数据和地址指针等。三级缓存（L3Cache）主要是为读取二级缓存后未命中的数据设计的一种缓存。在拥有三级缓存的CPU中，只有约5%的数据需要从内存中直接调用。不过随着内存延迟的降低，CPU的执行效率大大提高。目前，只有高端CPU才有三级缓存。[18][13]

制造工艺

CPU的“制造工艺”是指在生产CPU的过程中，要制造导线连接各种电路和电子元件。制造工艺影响核心的能效和性能。[12]通常，CPU生产的精度以纳米（nm，1纳米等于千分之一微米）来表示。精度越高，生产工艺越先进，利用同样的材料就可以制造出更多的电子元件，同时连接线也越细，CPU的集成度也越高，其功耗也越小。制造工艺的“纳米”是指IC（集成电路）内电路与电路之间的距离。IC电路设计密度愈高，意味着在同样面积的IC中，可以设计密度更高、功能更复杂的电路。微电子技术的发展与进步主要是靠工艺技术的不断改进，使器件的尺寸不断缩小，从而集成度不断提高，功耗降低，器件性能得以提高。早期的处理器都是使用0.5μm工艺制造出来的，随着CPU频率的增加，原有的工艺已无法满足产品的要求，于是便出现了3nm的制造工艺。[1][147][148]

核心数

CPU的核心数是指单个CPU封装中的CPU内核数量，早期的CPU都是单核的，但从PentiumD开始，越来越多的CPU采用了多核心设计，例如Intel的Core2Duo，AMD的Athlon64x2等。[13]核心数量决定了计算机并行计算的能力，每个核心可以分别独立运行程序指令，利用并行计算的能力，可以加快程序的运行速度，提供多任务能力。例如，酷睿i74690X的主频为3.6GHz，核心数量为6核。[149]

线程数

线程数是指中央处理器可以同时处理的线程的数量。线程是中央处理器可以执行的单独指令序列。线程数决定了中央处理器可以同时处理的任务或进程的数量。线程是CPU核心的虚拟版本。为了创建线程，Intel处理器采用超线程技术（Hyper-Threading），而AMD处理器采用同时多线程技术（Simultaneous Multithreading，简称SMT）。这两种技术本质上是相同的，它们都是将物理核心分解为虚拟核心（线程）以提高性能的过程。例如，具有四个物理核心的AMD处理器使用SMT技术提供八个线程，而大多数具有两个物理核心的Intel处理器使用超线程技术提供四个线程。这些方法对处理器的整体性能有显著影响。[14][142][150]

热设计功率

CPU热设计功率（TDP）是一种规格，表示计算机中的冷却系统需要散发的CPU产生的最大热量。对于系统构建者和用户来说，这是一个关键参数，可以帮助他们了解CPU的散热要求，并确保冷却解决方案足以将CPU温度保持在安全的操作限度内。TDP值通常以瓦特（W）表示，表示CPU在正常运行条件下预计会散发的最大功率（热量）。较高的TDP值表示CPU产生的热量更多，需要更强大的冷却解决方案来防止过热。TDP由多种因素决定，包括CPU的架构、时钟速度、内核数量和电压要求。在为系统选择CPU时，这是一个重要的考虑因素，尤其是在高性能计算环境中，热管理对于确保系统稳定性和使用寿命至关重要。术语热设计功率已经被处理器基本功率取代。[15][151][152]

功耗

功耗是指中央处理器在运行时消耗的电量。它是CPU执行计算任务所消耗能量的量度，通常以瓦特（W）表示。CPU的功耗受各种因素影响，包括CPU的架构、时钟速度、内核数量、工作负载强度和电压要求。CPU的功耗可能因正在执行的特定任务而异。例如，当CPU处于空闲或轻负载状态时，与运行需要高处理能力的密集型应用程序或任务相比，它消耗的电量较少。CPU的功耗是系统设计中的一个重要考虑因素，尤其是在移动设备和数据中心，能源效率非常重要。CPU制造商通过优化设计、减少漏电和实施节能功能（例如动态频率调整和睡眠状态）来提高CPU的能源效率。降低功耗不仅有助于降低能源成本，而且还有助于延长移动设备的电池寿命并降低台式机和服务器系统的冷却要求。[16][153]

超频潜力

超频潜力指的是中央处理器（CPU）能够以高于其默认或额定频率的时钟速度运行的能力。超频涉及将CPU的时钟速度提高到超出制造商规格的水平，以实现更高的性能水平。不同CPU的超频潜力各不相同，受CPU架构、热设计、供电系统以及硅晶片整体质量等因素的影响。CPU的超频潜力通常以CPU能够达到的最大稳定时钟速度来衡量，该速度不会出现系统崩溃、过热或数据损坏等稳定性问题。对于想要超频CPU的用户，通常会调整系统BIOS中的设置或使用专门的软件来增加时钟速度、电压和其他参数，以使CPU超越其原厂限制。需要注意的是，超频可能会使保修失效、增加功耗、产生更多热量，并且如果操作不当可能会缩短CPU的使用寿命。从事CPU超频的用户应该充分了解其中的风险，并采取必要的预防措施，确保系统的稳定性和长期使用。[17][154][155]

生产过程

CPU的生产流程是半导体制造技术中的一个复杂且精细的过程，[148]主要包括以下关键步骤：

硅提纯：采用高纯度硅作为半导体材料，通过熔化并使用晶种引导生长，形成单晶硅锭，进而切割成晶圆，用于后续制造过程。[156][148]

单晶硅切割成晶圆
单晶硅切割成晶圆

单晶硅硅锭
单晶硅硅锭

影印与蚀刻：在硅基片上涂覆光阻，利用紫外线和模板曝光，再通过化学溶液清洗，形成CPU电路的初步结构。[156][148][157]

影印工艺图示
影印工艺图示

掺杂技术：通过扩散或离子注入等手段，精确控制掺杂剂的引入，改变硅晶体的导电性，形成N型或P型半导体区域。[158][148][156]

沉积：使用化学气相沉积（CVD）或物理气相沉积（PVD）技术，在晶圆上沉积多层材料，构成晶体管、互连线等CPU组件。[159][160][161]

化学机械抛光（CMP）：通过CMP技术，确保晶圆表面均匀平坦，为后续制造步骤提供良好基础。[162]

金属化：在CPU的多层结构中填充金属层，如铝和铜，形成导电路径。[163][164]

封装：将制造完成的CPU晶圆封装进陶瓷或塑料外壳，以便于安装和使用。[156][148]

测试：对CPU进行多次电气性能测试，确保产品质量和性能符合标准。[156][148]

用金属将不同层的晶体管相连
用金属将不同层的晶体管相连

进行严格的检测
进行严格的检测

市场规模

2023年全球中央处理器的市场规模为1150亿美元，预计2024年至2030年期间中央处理器的市场规模将以4.5%的复合年增长率增长，到2030年将达到近1201.8亿美元。[165]

2023 年 CPU 市场份额
2023 年 CPU 市场份额

2024年第一季度里，AMD在服务器和消费类市场获得了更高的市场份额。与去年同期相比，AMD在桌面、移动、以及服务器的市场份额分别同比增长了4.7%、3.1%和5.6%，如果以收入占比的增长来看，则分别对应增长了3.8%、5.4%和5.2%，达到了19.2%、16.3%和33%。[166]2024年第二季度，x86架构的中央处理器有64%来自英特尔处理器，而33%来自AMD处理器。仅从笔记本电脑CPU来看，英特尔在2024年第二季度的笔记本电脑CPU中占75%。[167]

AMD

AMD成立于1969年，并于1972年在纳斯达克全球精选市场（NASDAQ）上市，是一家硅谷初创公司，最初只有数十名员工。AMD现已发展成为一家全球性公司。[168][169]其产品和服务涵盖了服务器微处理器（CPU）、图形处理单元（GPU）、加速处理单元（APU）、数据处理单元（DPU）、现场可编程门阵列（FPGA）、智能网络接口卡（SmartNIC）、人工智能（AI）加速器和数据中心自适应片上系统（SoC）产品。[169]

AMD公司官方标志
AMD公司官方标志

AMD微处理器产品典型的核心系列有：[12]

Toledo核心系列：2005年4月发布，使用Socket939接口和90nm工艺，每个内核有1MB二级缓存，通过SRI技术在CPU内部同步数据，采用1000MHz HyperTransport总线，整合双通道内存控制器。[12]Manchester核心系列：2005年4月发布，使用Socket939接口和90nm工艺，每个内核有512KB二级缓存，1GB HyperTransport总线，整合双通道内存。[12]Zen核心系列：2017年发布，代号Summit Ridge，第三代处理器，采用7nm工艺，具有高效能和低功耗特点。最多可拥有32个物理核心，支持PCIe 4.0、NVMe、USB 10Gbit/s和RAID等高端技术。[12]

英特尔（Intel）

英特尔公司是一家美国跨国公司和科技公司，总部位于加利福尼亚州圣克拉拉，在特拉华州注册成立。英特尔为大多数计算机系统制造商提供微处理器，也是大多数个人计算机（PC）中x86系列指令集的开发商之一。它还生产芯片组、网络接口控制器、闪存、图形处理单元（GPU）、现场可编程门阵列（FPGA）以及其他与通信和计算相关的设备。[170]

英特尔公司官方标志
英特尔公司官方标志

Intel微处理器产品典型的核心系列有：[12]

Willamette核心系列：早期Pentium 4和Pentium 4赛扬使用的0.18um工艺，主频1.3GHz至2.0GHz，一级和二级缓存各256KB，核心电压1.75V，前端总线400MHz，接口从Socket423转为Socket478。[12]Smithfield核心系列：2005年4月发布，Intel首款双核处理器，90nm工艺，1.3V电压，主频2.66GHz至3.2GHz，前端总线533MHz至800MHz，一级缓存256KB，双核心共享2MB缓存，Socket775接口。[12]Conroe核心系列：2006年7月发布，65nm工艺，1.3V电压，主频1.86GHz至2.93GHz，前端总线1066MHz至1333MHz，每个核心32KB一级缓存，共享2至4MB二级缓存，Socket775接口。[12]SandyBridge核心系列：2011年1月发布，32nm工艺，支持Intel AVX指令集，新一代图形引擎，Turbo Boost 2.0技术，CPU与GPU融合设计。[12]

高通

高通公司成立于1985年，一家美国跨国公司，总部位于加利福尼亚州圣地亚哥，在特拉华州注册成立。[171][172]高通是一家主要为便携式设备提供无线通信和数据传输半导体产品的无晶圆厂供应商。[173]该公司的收入来自使用其知识产权的许可费、基于其设计的半导体产品的销售以及其他无线硬件、软件或服务。[171]

高通公司官方标志
高通公司官方标志

龙芯

2010年，在中国科学院和北京市政府共同牵头出资支持下，龙芯开始市场化运作，对龙芯处理器研发成果进行产业化。龙芯中科技术股份有限公司主营业务为处理器及配套芯片的研制、销售及服务，主要产品与服务包括处理器及配套芯片产品与基础软硬件解决方案业务。[174]

龙芯中科技术股份有限公司官方标志
龙芯中科技术股份有限公司官方标志

海思

深圳市海思半导体有限公司前身为华为集成电路设计中心，1991年启动集成电路设计及研发业务，2004年注册成立实体公司，提供海思芯片对外销售及服务。海思产品覆盖智慧视觉、智慧IoT、智慧媒体、智慧出行、显示交互、手机终端、数据中心及光收发器等多个领域，为行业客户与开发者提供芯片、器件、模组和板级解决方案。[175][176]

海思半导体有限公司官方标志
海思半导体有限公司官方标志

IBM

国际商业机器公司（使用商标IBM），是一家美国跨国科技公司，总部位于纽约州阿蒙克，业务遍及175多个国家。[177][178]20世纪60年代和70年代，以System/360为代表的IBM大型机是全球占主导地位的计算平台，当时该公司生产了美国80%的计算机和全球70%的计算机。[179][177]

IBM公司官方标志
IBM公司官方标志

联发科技

联发科成立于1997年，在全球设有多个办事处[180]，2013年时是全球第四大无晶圆厂芯片设计公司。[181][182]联发科为无线通信、高清电视、智能手机和平板电脑等手持移动设备、导航系统、消费多媒体产品和数字用户线路服务以及光盘驱动器提供芯片。[183]

联发科技有限公司官方标志
联发科技有限公司官方标志

安全性

CPU安全性是计算机安全的关键领域，其中的漏洞可能引起数据泄露和未授权访问。[184]缓存侧信道攻击，例如CacheOut，展示了通过缓存驱逐可能导致敏感数据泄露的风险。差异模糊测试等技术在识别CPU设计漏洞中至关重要。[185]此外，硬件辅助虚拟化技术面临的安全挑战可能威胁系统安全，如AMD CPU中的远程认证协议问题。[186][187]

2018年，英特尔、AMD和ARM设计的处理器中发现了两个严重的安全漏洞，分别称为“Meltdown”和“Spectre”。这些漏洞由谷歌Project Zero安全团队与国际学术及行业研究人员共同揭露，几乎影响所有现代计算机设备，包括智能手机、平板电脑和个人电脑，无论其操作系统或供应商。[188]

Meltdown漏洞主要影响1995年后生产的英特尔处理器，但不包括Itanium服务器芯片和2013年前的Atom处理器。该漏洞允许攻击者绕过应用程序与核心内存之间的硬件屏障，可能需要通过改变操作系统的内存处理方式来解决，这可能导致某些任务的性能下降高达30%。Spectre漏洞则更为普遍，影响包括英特尔、AMD和ARM设计的大多数现代处理器。它允许攻击者诱使正常应用程序泄露机密信息。[188]

2021年，苏黎世联邦理工学院（ETH Zurich）的研究团队揭露了英特尔处理器中软件防护扩展（SGX）的安全漏洞。SGX是英特尔为提升数据安全性而推出的硬件控制机制，设计目标是确保在操作系统遭受攻击时数据依然安全。该漏洞影响了微软和谷歌的产品，并在2021年7月通过软件补丁得到修复。[189]

研究团队发现，攻击者可以利用此漏洞从SGX的安全区域中提取数据并执行任意代码。苏黎世联邦理工学院的什维塔-辛德（Shweta Shinde）助理教授与新加坡国立大学（NUS）和中国国防科技大学（NUDT）的研究人员合作，于2021年5月识别出该漏洞，并迅速通报了英特尔和微软。[189]

漏洞“Downfall”（CVE-2022-40982）是由谷歌研究人员发现的一种侧信道攻击英特尔CPU的方法，于2023年8月8日公布。该漏洞允许本地攻击者或恶意软件从目标设备获取潜在的敏感信息，例如密码和加密密钥。这一漏洞影响到了过去十年发布的英特尔酷睿和至强处理器。此外，云环境也可能受到影响，可能通过网页浏览器远程发起攻击。[190]

“Downfall”漏洞对内存优化特性产生影响，并利用了Gather Data Sampling（GDS）和Gather Value Injection（GVI）两种技术。谷歌研究人员创建了一个概念验证（PoC）漏洞利用程序，能够从OpenSSL中窃取加密密钥。漏洞披露之后，多个组织发布了针对Downfall漏洞的公告。[190]

2023年3月的一项研究表明AMD Zen架构CPU存在Rowhammer安全漏洞，该漏洞通过快速切换内存行访问引起位翻转，可能被用于破坏系统安全。[191]ETH Zurich的研究团队开发了ZENHAMMER工具，成功对AMD Zen 2和Zen 3架构CPU实施Rowhammer攻击，在多种DDR4和DDR5设备上触发位翻转，揭示了AMD Zen CPU的潜在风险。[191]研究团队向AMD披露了发现，技术细节和ZENHAMMER源代码已公开，以促进业界分析和缓解措施开发。[191]

CPU与GPU的对比

中央处理器（CPU）与图形处理单元（GPU）是两种不同的计算设备，它们在架构、功能和用途上存在显著差异。CPU和GPU各有所长，它们在现代计算环境中互补使用，以满足不同的计算需求。[192][193][194]

CPUGPU
应用领域CPU通常用于笔记本电脑、台式机和服务器等传统计算设备GPU广泛用于图形密集型应用，如游戏、视频编辑和人工智能。GPU还可以加速能够从并行处理中受益的任务，包括深度学习、数据分析和科学研究
并行性CPU则顺序处理上进行了优化GPU在并行处理方面具有优势
核心数GPU拥有数千个内核CPU的内核数量较少，但每个内核都针对复杂任务进行了优化
专业化GPU专门用于图形渲染和并行计算等特定任务CPU是通用处理器
性能CPU适合单线程性能和系统管理任务GPU在并行任务中提供更高的性能
参考资料来源：[193][192]

硅中间层技术

随着硅中间层制造技术的进步，CPU核心设计出现了新的可能性。[133]这些中间层提高了性能和效率，充当不同组件之间的桥梁，实现更好的连通性和热量管理。利用硅中间层可以集成微流体冷却系统，有效散发CPU产生的热量。单片3D集成技术通过层间通孔实现组件垂直堆叠，带来紧凑和节能的设计。先进封装技术推动了多芯片集成的发展，提升了集成电路的性能和可靠性。硅中间层技术的进步改善了热量管理、连通性和整体效率，塑造了半导体器件的未来。[195][196][197]

微架构设计

CPU微架构的持续进步显著受到缓存算法、预取技术和内存管理优化的推动。这些技术对于提升现代处理器的性能和效率发挥着至关重要的作用。[198]高性能“大型”处理器作为CPU微架构发展中的关键部分，旨在提供卓越的处理能力和效率，以满足复杂计算任务和高要求工作负载的需求。[198]而处理器的设计和开发，以及CPU核心技术的整体进步，都依赖于CPU微架构的不断演进。[199][198]

调度策略

CPU调度策略正迅速发展，研究者提出多种策略和评估方法以提高CPU性能和效率。[200][201][128]研究领域包括动态循环算法、节能调度、利用率感知节能算法和异构任务调度。[201]新探索如优先级和循环算法的组合，以及云计算中智能优先级框架的应用，均显示出提升调度性能的潜力。[202]这些研究为CPU核心的效率和性能提供了关键见解。[203]

量子计算

随着计算科学的进展，量子计算与数字科学的结合为CPU核心的进化提供了新机遇。数字量子计算机（DQCs）利用量子比特和逻辑门，为解决复杂问题提供了新途径。[204]量子计算的高精度和速度，特别是在量子模拟和计算方面，预示着计算能力和效率的巨大提升。[205]量子计算的进步还解决了安全性和效率的挑战，对于CPU核心的未来至关重要。其独特能力如量子纠缠和叠加，有望重新定义计算执行方式，显著提高处理和数据能力。[206]总之，量子计算与数字科学的融合为CPU核心的演进带来了转型机遇，并为提升计算能力和推动各领域创新提供了新途径。[207]

封装技术

封装技术在CPU核心发展中至关重要，通过多芯片模块和高带宽存储器（HBM）DRAM等技术，优化了CPU与其他组件的集成。这些技术提升了CPU与系统其他部分的连接性和通信，使得开发更高效、强大的CPU成为可能。[208]封装技术的进步还允许创新，如在不同硅工艺中分割CPU核心，同时保持I/O和内存接口。[209]2022年的研究显示，封装创新可提高性能，同时保留接口优势。总之，封装技术的持续进步不仅促进了CPU与其他组件的集成，还有助于提升CPU的性能、能效和用户满意度。[208]

生产工艺

生产工艺的进步对提升CPU性能和能效至关重要。3纳米生产过程成为新趋势，三星等代工厂的3nm工艺量产，预示着CPU性能和能效的显著提升。[1]超越3纳米的新型晶体管架构将进一步提升性能和效率。[210]封装技术的发展，特别是无铅焊点的可靠性，对降低设计复杂性和提高制造效率至关重要。[208]同时，半导体存储技术的进步，如SRAM位单元的缩放和逻辑工艺的优化，也在推动存储器设计创新，影响CPU性能。[211]新材料和集成技术的应用，正在扩展CMOS技术在微电子系统和设备生产中的应用，有助于创建超高速缓存存储器，进一步提升CPU性能。[212]

参考资料 212

  1. 参考 1
  2. https://d.wanfangdata.com.cn/Thesis/ChJUaGVzaXNOZXdTMjAyNDAxMDkSCFkyOTUzMjE2GghwbWo2OHZqbQ%3D%3D
  3. CPU vs. SOC - The battle for the future of computing — researchgate
  4. 参考 4
  5. "A Third Survey of Domestic Electronic Digital Computing Systems" Report No. 1115, March 1961 — ed-thelen
  6. 1953: TRANSISTORIZED COMPUTERS EMERGE — computerhistory
  7. 参考 7
  8. 参考 8
  9. Interplay between Hardware Prefetcher and Page Eviction Policy in CPU-GPU Unified Virtual Memory — nsf
  10. A Review of System on Chip (SOC) Applications in Internet of Things (IOT) and Medical — researchgate
  11. Understanding the Concept of Microcontroller Based Systems To Choose The Best Hardware For Applications — researchgate
  12. 参考 12
  13. 参考 13
  14. What Is a CPU Thread? A Basic Definition — tomshardware
  15. 英特尔?处理器中的散热设计功耗 （TDP） — intel
  16. Power Protocol: Reducing Power Dissipation on Off-Chip Data Buses — eecs
  17. CPU Overclocking: Benefits, Requirements and Risks — umass
  18. 参考 18
  19. The Central Processing Unit — lumenlearning
  20. multicore processor — techtarget
  21. Intel? Performance Counter Monitor - A Better Way to Measure CPU Utilization — intel
  22. 参考 22
  23. The history of the central processing unit (CPU) — ibm
  24. Debunking the 100X GPU vs. CPU Myth: An Evaluation of Throughput Computing on CPU and GPU — cs
  25. 参考 25
  26. What is a central processing unit (CPU)? — ibm
  27. Where is the Data? Why You Cannot Debate CPU vs. GPU Performance Without the Answer — stanford
  28. What Is a Computer Processor (CPU)? Meaning, History, Working, Types, and Importance — spiceworks
  29. Automatic CPU-GPU Communication Management and Optimization — researchgate
  30. Innovative Technology for CPU Based Attestation and Sealing — intel
  31. central processing unit — 牛津英语词典
  32. Computers with names starting with I — ed-thelen
  33. Stored-program computing — haverford
  34. First Draft of a Report on EDVAC — wiley
  35. What Is Computer Performance? — nationalacademies
  36. The First Generation — computerhistory
  37. 参考 37
  38. System/360 — ibm
  39. 参考 39
  40. Architecture of the IBM System/360 | IBM Journals & Magazine | IEEE Xplore — ieee
  41. Transistors, Relays, and Controlling High-Current Loads — nyu
  42. A Brief History of CPUs: 31 Awesome Years of x86 — pcgamer
  43. Computer organization and design : the hardware/software interface — archive
  44. 1962: AEROSPACE SYSTEMS ARE THE FIRST APPLICATIONS FOR ICS IN COMPUTERS — computerhistory
  45. The Apollo Lunar Surface Journal — NASA
  46. The integrated circuits in the Apollo manned lunar landing program — nasa
  47. The Digital Equipment Corporation PDP-8 — divms
  48. System/370 Announcement — ibm
  49. The Texas Instruments TMX 1795: the (almost) first, forgotten microprocessor — righto
  50. S2 Speed & Power in Logic Families — brown
  51. 1971: MICROPROCESSOR INTEGRATES CPU FUNCTION ONTO A SINGLE CHIP — computerhistory
  52. The Intel 4004 Microprocessor and the Silicon Gate Technology — intel
  53. 1968: Silicon Gate Technology Developed for ICs — chm
  54. MOS GP computer — acm
  55. LSI-11, PDP-11/03 user's manual — bitsavers
  56. Microprocessors: the engines of the digital age — royalsocietypublishing
  57. 详解六大国产CPU处理器 — 澎湃新闻
  58. 风风雨雨38年 英特尔桌面处理器发展史 — 中关村在线
  59. Intel CPU 发展简史（一） — 电子科技博物馆
  60. The most important processors of all time — neterra
  61. It's official: AMD hits 1,000MHz first — zdnet
  62. BACKGROUNDER — intel
  63. Dual Core Era Begins, PC Makers Start Selling Intel-Based PCs — intel
  64. AMD发布5纳米芯片，PC高端市场竞争加剧 — 界面新闻
  65. 【人民日报】国产新一代通用处理器发布 — 中国科学院科技创新发展中心
  66. 英特尔发布第12代酷睿HX移动处理器：桌面级规格 16核+5.0GHz高频 — 新浪数码
  67. 龙芯上新！我国自主研发的新一代CPU发布 — 人民日报
  68. AMD推出新一代台式机处理器 彰显卓越PC游戏和创作者性能 — AMD
  69. 参考 69
  70. Computer Science from the Bottom Up — bottomupcs
  71. 参考 71
  72. 参考 72
  73. 参考 73
  74. 参考 74
  75. 吉林大学远程教育学院—计算机原理及系统结构 — 吉林大学远程教育学院
  76. 参考 76
  77. 参考 77
  78. 参考 78
  79. 参考 79
  80. 参考 80
  81. 参考 81
  82. 参考 82
  83. 参考 83
  84. US Microelectronics Packaging Ecosystem: Challenges and Opportunities — arxiv
  85. CPU Package Substrates Manufacturer — highfrequencypcb-alcanta
  86. Research on mechanical reliability of multilayer packaging substrate based on build-up film — ieee
  87. Types of central processing units (CPUs) — ibm
  88. Differences between LGA, PGA, and BGA in CPU packaging — diskmfr
  89. 参考 89
  90. Intel? 64 and IA-32 Architectures Software Developer’s Manual — intel
  91. The microarchitecture of Intel, AMD, and VIA CPUs — agner
  92. Specifications — pantheonsite
  93. Design of the RISC-V Instruction Set Architecture — eecs
  94. Overview of the MIPS Architecture: Part I — harvard
  95. MIPS: A microprocessor architecture — ResearchGate
  96. 参考 96
  97. IBM’s 24-core Power9 chip: 5 things you need to know — pcworld
  98. What is a Microprocessor? — intel
  99. Dedicated processors — IBM
  100. digital signal processor — britannica
  101. Pipelined Data-Parallel CPU/GPU Scheduling for Multi-DNN Real-Time Inference — ece
  102. Power aware virtual machine placement in IaaS cloud using discrete firefly algorithm — springer
  103. Introduction to System-on-Chip — torontomu
  104. Toward Smart Embedded Systems: A Self-aware System-on-Chip (SoC) Perspective — acm
  105. MCM, SiP, SoC, and Heterogeneous Integration Defined and Explained — 3dincites
  106. Simba: Scaling Deep-Learning Inference with Multi-Chip-Module-Based Architecture — google drive
  107. Designing Virtual Memory System of MCM GPUs — csa
  108. Balancing Performance Against Cost and Sustainability in Multi-Chip-Module GPUs — ugent
  109. An Introduction to Plastic Pin Grid Array (PPGA) Packaging — ardent-tool
  110. Ultrahigh v ahigh vacuum-compatible sock acuum-compatible sockets for pin grid arr ets for pin grid arrays used in ys used in nanoscale and atomic physics — ucf
  111. Very long CMOS linear array image sensor assembled in a ceramic 554 pin grid array package — ieee
  112. A versatile sensor performance evaluation platform with an impactor-inspired sample chamber and virtual pin grid array — iop
  113. Development and characterization of next generation eWLB (embedded Wafer Level BGA) packaging — ieee
  114. Advanced packaging solutions of next generation eWLB technology — ieee
  115. A reliable solderless connection technique for high I/O counts ceramic land grid array package for space applications — researchgate
  116. Process and Key Technology of Typical Advanced Packaging — springer
  117. Life cycle impact assessment of semiconductor packaging technologies with emphasis on ball grid array — researchgate
  118. Ultrathin 3D FO-WLP eWLB-PoP (Embedded Wafer-Level Ball Grid Array-Package-on-Package) Technology — wiley
  119. Embedded Wafer-Level Ball Grid Array (eWLB) Packaging Technology Platform — wiley
  120. What is a Multicore Processor? — javatpoint
  121. Multi-core processors - An overview — .researchgate
  122. An Overview of Multi Core Processors — ijisrt
  123. A Survey of CPU-GPU Heterogeneous Computing Techniques — acm
  124. Chiplet Heterogeneous Integration Technology—Status and Challenges — mdpi
  125. Nvidia Hopper GPU and Grace CPU Highlights — cloudfront
  126. Heterogeneous Computing With OpenCL — okacom
  127. Thermal Design and Constraints for Heterogeneous Integrated Chip Stacks and Isolation Technology Using Air Gap and Thermal Bridge — ieee
  128. CPU Scheduling Techniques: A Review on Novel Approaches Strategy and Performance Assessment — researchgate
  129. An Overview of the Development of a GPU with Integrated HBM on Silicon Interposer — ieee
  130. Enabling interposer-based disintegration of multi-core processors — dam-oclc
  131. NoC Architectures for Silicon Interposer Systems — eecg
  132. Scalable Memory Fabric for Silicon Interposer-Based Multi-Core Systems — ece
  133. Pioneering Chiplet Technology and Design for the AMD EPYC? and Ryzen? Processor Families : Industrial Product — IEEE
  134. Interconnect-Memory Challenges for Multi-chip, Silicon Interposer Systems — acm
  135. Active-lite interposer for 2.5 & 3D integration — ieee
  136. Summarizing CPU and GPU Design Trends with Product Data — arxiv
  137. Recent Advances and Trends in Advanced Packaging — researchgate
  138. 参考 138
  139. 参考 139
  140. What is Hyper-Threading? — 惠普中国
  141. What is hyper-threading (HT)? — lenovo
  142. What Is Hyper-Threading? — intel
  143. What Is Hyper-Threading? A Look At Intel's Newest Multithreading Technology — premioinc
  144. What is virtualization? — ibm
  145. CPU Virtualization — educba
  146. A Comprehensive Dive into CPU Virtualization: The Mechanics Behind Modern Multitasking — medium
  147. 参考 147
  148. “Making of a Chip” Illustrations — intel
  149. 参考 149
  150. CS 140: Operating Systems (Spring 2019) — stanford
  151. 热设计功耗是否意味着实际功耗？ — 英特尔
  152. What is thermal design power (TDP)? — lenovo
  153. Variations in CPU Power Consumption — researchgate
  154. LIMITED WARRANTY — intel
  155. 5 Reasons to Overclock Your Next PC — intel
  156. CPU的生产过程 — 新浪科技
  157. 参考 157
  158. Semiconductor Technology from A to Z — halbleiter
  159. Solution Processable Metal Oxide Thin Film Deposition and Material Growth for Electronic and Photonic Devices — ResearchGate
  160. Semiconductor Technology from A to Z — halbleiter
  161. Semiconductor Technology from A to Z — halbleiter
  162. Semiconductor Technology from A to Z — halbleiter
  163. Semiconductor Technology from A to Z — halbleiter
  164. Semiconductor Technology from A to Z — halbleiter.
  165. PC Processor Market: Global Industry Analysis and Forecast (2024-2030) — maximizemarketresearch
  166. x86处理器2024Q1市场份额报告：AMD在桌面和服务器市场持续推进 — 超能网
  167. Distribution of Intel and AMD x86 computer central processing units (CPUs) worldwide from 2012 to 2024, by quarter — statista
  168. Our Company — amd
  169. AMD 2023 Annual Report (Form 10-K) — U.S. Securities and Exchange Commission
  170. INTEL CORPORATION — sec
  171. QUALCOMM Incorporated — sec
  172. Our Company — qualcomm
  173. Qualcomm calling on a new CEO amid intensifying competition — latimes
  174. 龙芯中科技术股份有限公司 — 龙芯中科
  175. 深圳市海思半导体有限公司 — aiqicha
  176. 公司简介 — 海思官网
  177. INTERNATIONAL BUSINESS MACHINES CORPORATION — sec
  178. About IBM — IBM
  179. IBM — britannica
  180. 全球分布 — mediatek
  181. 联发科为2013年全球第四大IC设计公司 — 焦点台湾
  182. The Next Global Smartphone Revolution: Made in Taiwan — wired
  183. 关于联发科技 — mediatek
  184. CacheOut: Leaking Data on Intel CPUs via Cache Evictions — arxiv
  185. DifuzzRTL: Differential Fuzz Testing to Find CPU Bugs — ieee
  186. Security in Hardware Assisted Virtualization for Cloud Computing - State of the Art Issues and Challenges — researchgate
  187. Insecure Until Proven Updated: Analyzing AMD SEV’s Remote A?estation — /arxiv
  188. This article is more than 6 years old Meltdown and Spectre: ‘worst ever’ CPU bugs affect virtually all computers — theguardian
  189. Vulnerability discovered in Intel — ethz
  190. Companies Respond to ‘Downfall’ Intel CPU Vulnerability — securityweek
  191. ZENHAMMER: Rowhammer Attacks on AMD Zen-based Platforms — usenix
  192. Comparative Study on CPU, GPU and TPU — researchgate
  193. CPU Vs. GPU: Overview — phoenixnap
  194. CPU and GPU: features, differences and use cases — stackscale
  195. Multi-die Integration Using Advanced Packaging Technologies — ieee
  196. Integrated Silicon Microfluidic Cooling of a High-Power Overclocked CPU for Efficient Thermal Management — ieee
  197. Emerging monolithic 3D integration: Opportunities and challenges from the computer system perspective — researchgate
  198. Evolution of the Samsung Exynos CPU Microarchitecture — engr
  199. Survey on memory management techniques in heterogeneous computing systems — onlinelibrary
  200. A novel energy-efficient scheduling model for multi-core systems — springer
  201. CPU–GPU Utilization Aware Energy-Efficient Scheduling Algorithm on Heterogeneous Computing Systems — .ieee
  202. A New Combination Approach to CPU Scheduling based on Priority and Round-Robin Algorithms for Assigning a Priority to a Process and Eliminating Starvation — researchgate
  203. A review on job scheduling technique in cloud computing and priority rule based intelligent framework — researchgate
  204. Simulating quantum materials with digital quantum computers — iop
  205. Quantum many-body simulations on digital quantum computers:State-of-the-art and future challenges — nature
  206. Advancements in Computing:EmergingTrendsinComputational Science withNext-Generation Computing — ijisae
  207. Advancements in Computing: Emerging Trends in Computational Science with Next-Generation Computing — ijisae
  208. Recent Advances and Trends in Advanced Packaging — ieee
  209. HBM (High Bandwidth Memory) DRAM Technology and Architecture — ieee
  210. Technology Prospects for Data-Intensive Computing — .ieee
  211. Semiconductor Memory Technologies: State-of-the-Art and Future Trends — ieee
  212. Possibilities and Limitations of CMOS Technology for the Production of Various Microelectronic Systems and Devices — springer.

注释

  1. 现代集成电路的制造已经进入纳米级别（例如5nm、7nm等）[1]
  2. 硅栅 MOS 技术是指制造金属氧化物半导体 (MOS) 晶体管时使用的技术，其中栅极电极由多晶硅 (多晶硅) 制成。在这种技术中，栅极电极通过一层薄薄的二氧化硅 (SiO2) 与半导体衬底绝缘。[52]
广告位：底部（ad-bottom）—— 请到中台「公共区块」编辑此内容