闵应骅

闵应骅（1935年12月-2025年3月13日），男，湖南省人，1962年毕业于吉林大学数学系概率论与数理统计专业，美国电气电子工程师学会院士(Fellow, IEEE)。曾任中科院计算所研究员，博士生导师，龙星计划委员会副主任，湖南大学教授，中国计算机学会容错计算专业委员会主任，中国计算机学会编辑出版工作委员会主任，《计算机科学技术学报（英）》执行主编。^[1]

2025年3月13日，闵应骅先生因病医治无效在北京逝世，享年89岁。^[1]

1957年至1962年，吉林大学数学系毕业

1962年至1966年，在铁道科学研究院从事逻辑网络和可靠性理论学习与研究

1966年至1986年，铁道部科学研究院助理研究员、副研究员

1981年至1982年，美国纽约州立大学计算机科学系访问学者

1982年至1983年，美国斯坦福大学电气工程系和计算机科学系访问助理教授

1986年至1987年，美国科罗拉多州立大学计算机科学系访问教授

1993年1月至4月，美国伊利诺依大学交叉科学实验室,访问教授

1996年3月至6月，德国波茨坦大学,访问教授

闵应骅教授在容错计算基础技术研究、计算机可靠性理论基础研究、故障检测、数字电路的可测试性分析和测试技术、铁路车站联锁安全保证系统、康发工作站测试产生系统、逻辑测试、可信性的概念与方法、容错计算机基础研究、南翔编组站自动控制系统、编组站计算机控制系统、逻辑网络与可靠性理论等领域做出了显著贡献。他提出了布尔过程的概念，用数学分析的概念精确描述了逻辑电路的定时特征，该理论已经在高速IC设计方面显示出广泛的应用前景。

闵应骅教授在国内外进行了广泛的学术交流，包括在美国纽约州立大学、斯坦福大学、科罗拉多州立大学、伊利诺依大学交叉科学实验室以及德国波茨坦大学的访问教授职位。

闵应骅教授的学术成就得到了广泛认可，获得了包括IEEE计算机学会金核心成员奖、功勋服务奖、中国科学院华为奖教金、中国科学院自然科学二等奖、中国科学院自然科学三等奖、中国计算机学会优秀论文奖、中国科学院优秀导师奖等多项荣誉。

闵应骅教授在国内外学术期刊上发表了多篇论文，涉及容错计算、计算机可靠性理论、逻辑测试、数字系统设计与测试等多个领域。他的研究成果在国际学术界产生了重要影响。

2025年3月13日，闵应骅先生因病医治无效在北京逝世，享年89岁。^[1]